AMD Instinct MI500
AMD Instinct MI500 redefine el empaquetado de hardware de alto rendimiento. Advanced Micro Devices ha cerrado un acuerdo de fabricación con GlobalFoundries para desarrollar interconexiones ópticas para sus futuros aceleradores. La tecnología seleccionada es Co-Packaged Optics (CPO). Este sistema supone un cambio técnico en la transmisión de datos a gran escala. Las limitaciones físicas de las conexiones de cobre exigen soluciones basadas en luz. La transferencia eléctrica tradicional penaliza el consumo energético. El uso de la luz permite reducir la carga térmica de los servidores e incrementa la velocidad de comunicación entre los chips. AMD busca así afianzar su posición técnica frente a otros diseñadores de silicio.
La alianza con GlobalFoundries y la tecnología CPO
El desarrollo de interconexiones ópticas requiere fundiciones especializadas. GlobalFoundries cuenta con líneas de producción adaptadas a la fotónica de silicio, permitiendo a AMD externalizar parte de la manufactura. El proceso CPO acerca la conversión optoelectrónica al procesador principal y elimina los módulos ópticos externos del chasis. La latencia de la red interna se reduce de manera medible y el consumo de energía disminuye al acortar las pistas eléctricas. La eficiencia de refrigeración también mejora de forma directa. Este movimiento logístico cambia la cadena de suministro de los componentes fotónicos. Como ilustra el reciente lanzamiento del Snapdragon X2 Elite Extreme, la integración modular es la norma técnica actual en el diseño de procesadores.
Arquitectura CDNA 6 y proceso de 2nm en TSMC
El núcleo de procesamiento del AMD Instinct MI500 no será responsabilidad de GlobalFoundries. La fabricación de la lógica avanzada recae nuevamente sobre TSMC. La fundición taiwanesa aplicará su nodo de litografía de 2 nanómetros, asegurando una densidad de transistores acorde a los requisitos de cálculo. La arquitectura técnica del nuevo acelerador se basa en el diseño CDNA 6. El circuito integrará además módulos de memoria HBM4E apilada en vertical, ofreciendo un ancho de banda superior al límite de 19.6 terabytes por segundo de la especificación HBM4. La separación de la fabricación de la lógica y la capa fotónica valida el diseño en chiplets. El mercado del hardware, que ya forzó transiciones como el fin del soporte para Intel en el futuro macOS 27, demanda esquemas de ensamblaje modular con consumos controlados.
El papel estratégico de Enosemi
La capacidad de AMD para integrar estos bloques fotónicos tiene un origen documentado. La compañía formalizó la adquisición de la empresa Enosemi el año pasado, una entidad dedicada en exclusiva a la investigación de la fotónica de silicio. La operación de compra tuvo un carácter técnico y de absorción de patentes. Ahora se materializan los primeros resultados prácticos de esa integración de ingeniería. El equipo original de Enosemi lidera la integración de los componentes CPO en el empaquetado del AMD Instinct MI500. Poseen los registros de propiedad industrial necesarios para conectar el bloque lógico con los transmisores ópticos. Sin esta tecnología propia, AMD habría dependido de licencias de terceros para diseñar su hardware óptico.
Despliegue comercial y transición sin cobre
El margen temporal para el despliegue de esta familia de aceleradores está pautado en la hoja de ruta oficial. Los informes técnicos sitúan el inicio de la producción a escala comercial en el año 2027. Este margen permite a AMD, GlobalFoundries y TSMC realizar las iteraciones necesarias en el ensamblaje multicapa. La transición hacia la señalización óptica interna dejará de ser una simple prueba de concepto. Los cables de cobre convencionales reducen el flujo de aire y añaden peso a la infraestructura física, mientras que el enlace óptico de alta velocidad facilita la densificación del hardware en un mismo espacio de rack. Los operadores de centros de datos exigen equipos con menos consumo eléctrico por gigabit transferido. El año 2027 marca el inicio de esta estandarización industrial óptica.
Fuente: Wccftech
Acerca del autor
